Home
last modified time | relevance | path

Searched refs:SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT (Results 1 – 15 of 15) sorted by relevance

/openbsd/src/sys/dev/pci/drm/amd/include/asic_reg/gca/
Dgfx_6_0_sh_mask.h7821 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT 0x00000008 macro
Dgfx_7_2_sh_mask.h8508 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT 0x8 macro
Dgfx_8_0_sh_mask.h9954 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT 0x8 macro
Dgfx_8_1_sh_mask.h10352 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT 0x8 macro
/openbsd/src/sys/dev/pci/drm/amd/include/asic_reg/gc/
Dgc_9_0_sh_mask.h15961 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT … macro
Dgc_9_4_3_sh_mask.h19440 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT … macro
Dgc_9_1_sh_mask.h17266 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT … macro
Dgc_9_2_1_sh_mask.h17141 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT … macro
Dgc_9_4_2_sh_mask.h9390 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT … macro
Dgc_11_5_0_sh_mask.h17066 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT … macro
Dgc_11_0_0_sh_mask.h21097 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT … macro
Dgc_12_0_0_sh_mask.h29458 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT … macro
Dgc_11_0_3_sh_mask.h23427 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT … macro
Dgc_10_1_0_sh_mask.h23462 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT … macro
Dgc_10_3_0_sh_mask.h21604 #define SPI_PS_INPUT_CNTL_17__DEFAULT_VAL__SHIFT … macro