Lines Matching refs:MLX4_MAX_PORTS
88 MLX4_MAX_PORTS = 2, enumerator
516 u32 gid_phys_table_len[MLX4_MAX_PORTS + 1];
517 u32 pkey_phys_table_len[MLX4_MAX_PORTS + 1];
528 int vl_cap[MLX4_MAX_PORTS + 1];
529 int ib_mtu_cap[MLX4_MAX_PORTS + 1];
530 __be32 ib_port_def_cap[MLX4_MAX_PORTS + 1];
531 u64 def_mac[MLX4_MAX_PORTS + 1];
532 int eth_mtu_cap[MLX4_MAX_PORTS + 1];
533 int gid_table_len[MLX4_MAX_PORTS + 1];
534 int pkey_table_len[MLX4_MAX_PORTS + 1];
535 int trans_type[MLX4_MAX_PORTS + 1];
536 int vendor_oui[MLX4_MAX_PORTS + 1];
537 int wavelength[MLX4_MAX_PORTS + 1];
538 u64 trans_code[MLX4_MAX_PORTS + 1];
595 u8 port_width_cap[MLX4_MAX_PORTS + 1];
603 enum mlx4_port_type port_type[MLX4_MAX_PORTS + 1];
604 u8 supported_type[MLX4_MAX_PORTS + 1];
605 u8 suggested_type[MLX4_MAX_PORTS + 1];
606 u8 default_sense[MLX4_MAX_PORTS + 1];
607 u32 port_mask[MLX4_MAX_PORTS + 1];
608 enum mlx4_port_type possible_type[MLX4_MAX_PORTS + 1];
610 u8 port_ib_mtu[MLX4_MAX_PORTS + 1];
618 u64 phys_port_id[MLX4_MAX_PORTS + 1];
620 u8 rx_checksum_flags_port[MLX4_MAX_PORTS + 1];
621 u8 phv_bit[MLX4_MAX_PORTS + 1];
850 int nvfs[MLX4_MAX_PORTS + 1];
852 enum mlx4_port_type curr_port_type[MLX4_MAX_PORTS + 1];
853 enum mlx4_port_type curr_port_poss_type[MLX4_MAX_PORTS + 1];
877 u64 regid_promisc_array[MLX4_MAX_PORTS + 1];
878 u64 regid_allmulti_array[MLX4_MAX_PORTS + 1];
1469 DECLARE_BITMAP(ports, MLX4_MAX_PORTS);