Lines Matching full:tegra_car
143 clocks = <&tegra_car TEGRA20_CLK_VI>;
144 resets = <&tegra_car 100>;
187 assigned-clocks = <&tegra_car TEGRA210_CLK_VI>;
188 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_C4_OUT0>;
190 clocks = <&tegra_car TEGRA210_CLK_VI>;
201 assigned-clocks = <&tegra_car TEGRA210_CLK_CILAB>,
202 <&tegra_car TEGRA210_CLK_CILCD>,
203 <&tegra_car TEGRA210_CLK_CILE>,
204 <&tegra_car TEGRA210_CLK_CSI_TPG>;
205 assigned-clock-parents = <&tegra_car TEGRA210_CLK_PLL_P>,
206 <&tegra_car TEGRA210_CLK_PLL_P>,
207 <&tegra_car TEGRA210_CLK_PLL_P>;
213 clocks = <&tegra_car TEGRA210_CLK_CSI>,
214 <&tegra_car TEGRA210_CLK_CILAB>,
215 <&tegra_car TEGRA210_CLK_CILCD>,
216 <&tegra_car TEGRA210_CLK_CILE>,
217 <&tegra_car TEGRA210_CLK_CSI_TPG>;